

计算机的工作原理

一. 计算机系统概述

1. 计算机的组成

① 存储器

地址: 以字节/字为单位, 存储单元的序号的二进制码.

字节: 8个二进制位, 计算机按字节编址

字: 不同计算机不同字长.

字长: CPU一次可直接处理的二进制位数.

取决于通用寄存器位数和数据总线宽度.

对半字: 字存于偶数地址单元 } 一个

对半双字: 双字存于被4整除地址单元 } 总线周期.

小端格式: 低(高)字节存低(高)地址

(字符串按顺序存).

X86: 小端, M68000: 大端; MIPS: 两种.

② 运算器 ALU

③ 数据通路

CPU的数据通路: ALU、寄存器及连接它们的内部总线 →

④ 控制器

基本组成: 操作控制器OC, 指令译码器ID

指令寄存器IR, 程序计数器PC,

内存地址寄存器MAR, 内存数据寄存器MDR →

计算机操作的核心: 取指-译码-执行循环

⑤ 总线

总线: 连接多个功能部件的一组公共信号线

地址总线 AB → 寻址能力

数据总线 DB → 一次传数据宽度.

控制总线 CB

2. 计算机系统

硬件: 组成所需物理部件与设备, 功能, 执行指令.

软件: 控制机器工作的程序和数据.

机器语言: 全部二进制机器指令.

汇编语言: 助记符形式的指令的集合.

汇编器: 汇编语言 → 机器语言.

编译器: 高级语言 → 机器语言.

解释器: 顺序检查每句高级语言, 直接执行等价的机器语言指令序列.

高级语言在运行二进制机器指令的机器上

运行的两种途径: 编译、解释.

3. 机器性能评价

响应时间: 提交到完成总耗时 → 个人.

吞吐量: 单位时间工作量 → 企业级

性能: 执行标准程序的时间⁻¹.

(包括等待IO操作等).

CPU执行时间 = (特定程序的)指令数.

CPI · 时钟周期.

编号:

班级:

姓名:

第 2. 页

CPU时钟周期数 = (程序指令数 / 每指令时钟周期) CPI

$$CPI = \sum CPI_i \cdot P_i$$

优化编译技术: 指令数 ↓

快速电路: 时钟周期 ↓

流水线、超标量: CPI ↓

CISC: 指令数 ↓, CPI ↑, 时钟周期 ↑

RISC: 指令数 ↑, CPI ↓, 时钟周期 ↓

$$SPEC \text{性能指数} = \frac{\text{参考机执行时间}}{\text{被测机执行时间}}$$

$$MIPS = \frac{\text{指令数}}{\text{执行时间} \times 10^6}$$

不能用MIPS比较指令集不同的计算机。
因同一程序的指令数

4. 计算机内信息的表示

机器数: 机内使用, 包括符号位都是值位。

原码: $-(2^{n-1}-1) \sim 2^{n-1}-1$

反码: $-(2^{n-1}-1) \sim 2^{n-1}-1$

补码: $-2^{n-1} \sim 2^{n-1}-1$

模: 基数 n 位数。

进位: 加进减借: 无符号运算则 \times

溢出: 同加得反 有符号运算则 \times

浮点数的表示

规格化处理: 阶码偏置 $(+2^{k-1}-1)$

表数范围: $\pm [1 + (1-2^{-m})] \times 2^{(2^k-1) \times 2^{k-1}-1}$

表数精度: $2^{-1-(2^k-1)}$

k : 阶码位数; m : 尾码位数

压缩BCD: 4位二进制; 11位...: $4 \text{ dup}(0) + 4 \text{ 进制}$

ASCII: 7位; Unicode: 16位。

二. 指令集.

1. 概述

指令: 规定计算机执行特定操作的命令。

指令集/指令系统IS: all 指令。

指令集体系结构ISA:

寄存器组织, 存贮器组织和寻址方式,

I/O系统结构, 数据类型及表示, 指令集,

中断机制, 机器工作状态的定义及切换,

保护机制 \Rightarrow 编译器或解释器设计者可见。

向下兼容: 低; 向前兼容: 前。

2. ISA

① 堆栈型: 逆波兰。 P

栈位于内存: Push/pop: 2 ALU: 3

栈位于寄存器: Push/pop: 1 ALU: 0.

② 累加器型: load/store: 1 ALU: 1 P

③ 寄存器-存贮器型: MOV/ALU: 1 or 0. P

④ 寄存器-寄存器型: load/store: 1 ALU: 0. P

(装入-存贮型): RISC.

3. 基本指令集.

① 数据传送类:

② ALU

③ 程序控制类: 程序调用和返回、中断、循环、跳转

④ I/O

⑤ 特权.

编号:

班级:

姓名:

第 3 页

4. 寻址方式

形式地址: 指令中操作数地址.

有效地址 EA: 结合形式地址算物理地址 \Rightarrow .

三. 指令格式设计.

1. 操作码编码

最优: $H = -\log_2 P; \log_2 P_i$

冗余: $R = 1 + H / \text{某种编码平均码长}$.

① 固定长: $\log_2 n$

② Huffman: 不定长前缀.

③ 扩展: 定长前缀.

2. 地址码编码

① 变址寻址: 指令中只有偏移.

② 寄存器间接寻址: 地址存入寄存器.

3. 地址码与操作码的结合.

操作码扩展编码法.

4. CISC 与 RISC.

CISC: 复杂指令集计算机. : 指令数 \downarrow .

多时钟周期: 复杂指令; 多指令访存;

有专用寄存器; 难以优化编译.

RISC: 精简指令集计算机: CP2 \downarrow

除访存外单周期; load/store 访存.

较多通用寄存器; 硬布线控制逻辑; 优化编译.

四. ALU 设计.

1. ALU 概述


2. 逻辑运算器.

3. 移位器

MSB 决定 算术/逻辑/循环移位.

① 2-1 MUX 串: $0/1 - 0/2 - 0/4 \dots$

② 4-1 MUX 串: $0/4/8/12 - 0/1/2/3 \dots$

③ 漏斗 funnel: 

④ 桶式 barrel: 左: 左漏斗; 下: 右漏斗; 控制位选列

4. 加法器

① 行进进位加法器 RCA. $2T/\text{加法器}$

② 超前进位加法器 CLA.

1) 进位生成 $g_i = a_i \cdot b_i$ } $1T/g \cdot P$

2) 进位传播 $P_i = a_i \oplus b_i$ } $2T/a_n$

3) 进位 $c_{in+i} = g_i + P_i \cdot c_{in} = g_i + g_{i-1} \cdot P_{i-1} + \dots + c_{in} \cdot \prod P_j$

4) 和 $sum_i = a_i \oplus b_i \oplus c_{in} = P_i \oplus c_{in}$ } $1T/sum$

③ 组内并行、组间串行进位加法器 $3T + 2T + \dots + T$

④ 组内并行、组间并行进位加法器. c_{in} pipeline

1) 组间进位生成 = 组内进位 $- c_{in}; \prod P_i$ } $3T/g \cdot P$

2) 组间进位传播 = \prod 组内进位传播 } $G \cdot P$

3) 组间进位 $c_{in+i} = G_i + P_i \cdot \text{组间进位}$ } $2T/CIN$

4) 和 sum_i 由各组分别产生. $+2T/a_n, 1T/sum$

⑤ 减法器: $a-b = a+b+1; c_{in}=1$.

编号:

班级:

姓名:

第 4 页

五. 数据通路设计

1. 基本概念

主机系统: 内存、ALU、控制器。

CPU: 运算器、控制器。

数据通路: CPU内各部件间信息传递通路。

数据通路(广义): CPU、内存、I/O设备间...

数据通路组成: CPU内连线、辅助寄存器

数据通路结构: 总线/专用通路。

六. 控制器设计

1. 控制器概述

① 控制器的主要功能

- 从内存取指, 计算下址。
- 指令译码, 产生控制信号
- 控制执行步骤, 控制数据流动方向。
- 异常处理。

② 控制器组成: 控制信号 = (指令、时序、解码...)

指令周期: 指令从取指到完成用时。

机器周期: 微操作用时。

时钟周期: 组成机器周期的时间单元。

时序控制部件: 节拍-机器周期。

③ 硬连线控制器:

快(组合逻辑), 复杂; 难以扩充新指令。

④ 微程序控制器:

慢; 规整, 易扩充新指令。

机器指令 → 微指令 → 微操作控制信号。

七. 指令级并行处理ILP.

指令级并行处理概述。

- 流水线: 指令分解 pipeline
- 超标量: 指令并行. superscale
- 超长指令字: 多字指令 VLIW.

2. 流水线的概念

取指、译码、执行、访存、写回。

瓶颈: 流水线中执行时间长的子功能段。

装入时间: 第一个任务从输入到输出。

排空时间: 最后的任务从输入到输出 maybe hazard

3. 流水线的性能指标: 几个任务以及流水。

① 吞吐量: 单位时间指令数。

$$TP = \frac{n}{(k+n-1)\Delta t}$$

$$TP_{max} = \lim_{k \rightarrow \infty} TP = \frac{1}{\Delta t}$$

$$TP = \frac{n}{\sum_{i=1}^k \Delta t_i + (n-1) \max\{\Delta t_i\}}$$

$$TP_{max} = \frac{1}{\max\{\Delta t_i\}}$$




② 加速比: 不同流水线用时/流水线用时

$$S = \frac{k \cdot n \cdot \Delta t}{(k+n-1)\Delta t} = \frac{k \cdot n}{k+n-1}$$

$$S_{max} = k \cdot \frac{n \cdot \sum_{i=1}^k \Delta t_i}{\sum_{i=1}^k \Delta t_i + (n-1) \max\{\Delta t_i\}}$$

$$S_{max} = \frac{k \cdot \sum_{i=1}^k \Delta t_i}{\max\{\Delta t_i\}}$$




③ 效率: 任务时空区/总时空区。

$$E = \frac{k \cdot n \cdot \Delta t}{k \cdot (k+n-1) \Delta t} = \frac{n}{k+n-1}$$

$$E_{max} = 1.$$

$$E = \frac{n \cdot \sum_{i=1}^k \Delta t_i}{k \cdot (\sum_{i=1}^k \Delta t_i + (n-1) \max\{\Delta t_i\})}$$

$$E_{max} = \frac{\sum_{i=1}^k \Delta t_i}{k \cdot \max\{\Delta t_i\}}$$




Read after write: write \rightarrow read

(科目:)

数 学 作 业 纸

编号:

班级:



姓名:

第 5 页

4. 流水线中的冒险问题

① 结构冒险 (资源冒险)

现象: 多指令用同部件

解决: 增加运算部件, 用哈佛...

② 数据冒险 (数据相关)

现象: 多指令访问数据: RAW, WAR, WAW (WAW) 地址映射变换结构, Cache 替换结构.

解决: 1) 编译检测: 编译时遇冒险加nop.

2) 流水线停顿: 取数部件, 遇冒险加气泡.

3) 冒险专用通路: 前送通路, 不向流水.

4) 指令调度: 寄存器重命名流WAR, WAW.

2. Cache 技术

Cache: 小容量的存储器, 保存内存数据最近副本

写-Cache: 自动调整 Cache 中指令数据比

哈佛 Cache: load 和 store 同时执行.

Cache 的基本结构: Cache 存储体.

Cache 替换结构.

① Cache 和主存的地址格式

主存: m 位块号, b 位块内地址, 共 $m+b=n$ 位.

Cache: c 位行号, b 位行内地址, $c < m$.

② Cache 存储体的结构

数据区: 存 Cache 行的数据.


标签: 指明 Cache 行和主存块的对应.

有效位: 行是否有效.


Cache 目录容量 = (标签位数 + 有效位位数) \times 2^{行数}.

③ 地址映射与变换


1) 直接映射: 命中率低, 利用率低.



2) 全相联映射: 命中率高, 利用率高, 代价高.



3) 2^{c-k} 路组相联映射. (2^k : 相联度)



直接: 1路组相联, 2^c 组; 全相联: 2^c 路组相联, 1组.

③ 控制冒险

现象: 转移指令引起冒险及转移前条件码冒险

解决: 转移延迟槽, 分支预测...

八. 存储系统 (1)

1. 基本概念

访问时间 T_A : 申请 \rightarrow 读出.

存储周期 T_M : 访问 \rightarrow 访问.

带宽 $B_M = \text{数据总线宽度 (Byte)} / T_M$.

SRAM: 快, 贵.

DRAM: 慢, 密, 廉.

局部性原理:

时间局部性: \leftarrow 循环.

空间局部性: \leftarrow 顺序执行; 数据聚集存放.

存储系统的层次结构: 根据局部性原理,

寄存器 \rightarrow Cache \rightarrow 主存 (内存) \rightarrow 辅存 (磁盘).

命中: 在本层; 缺失: 在下层; 命中率 H .

平均访问时间 $T = T_M + HT_A$, 访问时间 $t = \frac{T_M}{H}$, 命中率 $e = \frac{T_A}{T_M}$

编号:

班级:

姓名:

第 6 页

④ 替换策略

当新数据要写入Cache时,若组中有空行,则选空行存入,否则,需替换一行.

1) FIFO法: 先进者出
不符合局部性原理.

2) LRU法: 替换最近最少使用的行.
比FIFO合理.

{ 每Cache行一计数器,替换时选计数器大的行;
装入/替换的行计数器清0,其它行+1;
命中的行计数器清0,小于命中行原理的行+1,则+0.

3) 随机法.

⑤ 更新策略

CPU访问Cache命中时的写主存策略.

1) 直写: 写入Cache同时写入主存.

与主存一致;替换时无需写主存;降低速度.

2) 带缓冲的直写: 写主存的数据先入write buffer.

不影响CPU速度,write buffer以访存时间写回主存.

3) 回写: 命中行被置dirty但不写回主存

直到该行要被替换.

缩短写操作时间;主存与Cache在替换前不一致.

4) 写无效: 命中时直接写主存并使Cache行无效.

(不可读写,直到被替换).

增加缺失率.

⑥ 分配策略

CPU访问Cache缺失时的写主存策略.

1) 写分配: 写缺失时,若有空行,写入并置dirty
若无空行,用替换策略替换后置该行dirty,与回写共用.

2) 写不分配: 只写主存,不写Cache. 一般与直写共用.

九. 存储系统 (2)

1. 存储器管理概述

进程(任务): 有独立功能的程序在某数据集合上的一次活动.

逻辑地址空间: 编译程序时由物理地址对应出的属于该程序的地址符号空间.

存储管理单元MMU: CPU执行程序时将逻辑地址转换为物理地址的部件.
段式管理则根据段表转换;页式一页表一段表/页表在内存中. 每进程一个.

2. 段式存储管理

段: 将内存划分成一列不定长的块,每进程占若干块.

段表: 段表基址寄存器给出其在内存中的首地址.

段为基址;段长.

逻辑地址: 段选择符;段内偏移
物理地址: [段表基址+段选择符]+段内偏移

外碎片: 段间空闲区域,操作系统可以降低效率将内存中的各段拼成一个大片.

编号:

班级:

姓名:

第 7. 页

3. 页式存储器管理.

页: 将内存划分成一系列等长的块, 每个进程占若干块.

页表: 页表基址寄存器给出其在内存中的首地址
每项为页框号(物理页号), 映射整个内存.

逻辑地址: 逻辑页号; 页内偏移.

物理地址: [页表基址 + 逻辑页号] + 页内偏移.

内存碎片: 页中的空闲区域

优点: 内存利用率高, 地址转换快, 表格简单.

缺点: 程序存储的模块化性不佳; 页表 > 段表(更慢).

二级页表: 页框 — 页表.

页目录只指出属于进程的页表, 其它指向相应页表的指针为 NULL.

转换后备缓冲器 TLB (快表): 最近用过的

页转换的 Cache:

表项: 逻辑(虚拟)页号; 物理页号(页框号).

功能: CPU 访存时, 将逻辑地址中的逻辑页号和 TLB 中的逻辑页号相联比较.

命中: 转换为物理地址访存

缺失: 在页表/二级页表中按逻辑页号找.

4. 虚拟存储器 (页式管理).

内存分配溢出时, 操作系统将页移入辅存, 并在页表中相应项有效位为 0.

页表项: 有效位; 修改位; 页框号/外存地址.

有效位 1: 页框号

有效位 0: 外存地址. (原页为其它进程所用)

修改位 1: 页内容 dirty, 借替换时写回外存.

修改位 0: 页内容自调入来未修改.

① 调入策略.

从外存调页至内存的时机.

1) 请求调页: 内存缺页(有效位为 0)则调入
I/O 次数多.

2) 预调页: ... 调入相邻页.

可能预测不佳; 用于程序从外存装入内存的调页.

② 替换策略.

从外存向内存调页时, 若有空闲页框, 则选空闲页框调入, 否则, 需替换一页框.

FIFO, LRU ...

③ 清除策略

将内存中修改过的页刷新到外存.

1) 请求清除: 页将被替换时调出, 清除 dirty.

2) 预清除: 页被替换前调出

总结: 程序访存过程.

向 MMU 给出逻辑(虚拟)地址 → MMU 检查 TLB

命中, TLB 将逻辑(虚拟)地址转为物理地址.

缺失: 查内存中页表的相应项 (该进程的页表).

有效位 1: MMU 将其转为物理地址.

有效位 0: 缺页中断: CPU 执行操作系统

提供的缺页中断处理程序,

MMU 将该地址存于缺页故障

寄存器, 缺页中断处理程序由该

寄存器中的虚拟地址得页表项地址,

进而查得外存地址, 从外存中将该页

调入内存.

(科目:) 数 学 作 业 纸

编号:

班级:

姓名:

第 8 页

同时存在MMU、TLB和Cache时,分两种情况:

虚拟寻址Cache: Cache在MMU前,用虚拟地址.

CPU → Cache $\xrightarrow[\text{虚拟地址}]{\text{虚拟地址}}$ MMU (向前).

优点: Cache命中则不用激活MMU.
缺点: 不同虚拟地址可能对应同一页框, Cache不一致.

物理寻址Cache: Cache在MMU后,用物理地址.

CPU → MMU $\xrightarrow[\text{物理地址}]{\text{命中}}$ Cache.

优点: 避免Cache不一致.
缺点: Cache访问前MMU地址转换带来延时.

汇编语言程序设计.

十. x86汇编语言程序设计

1. 实模式软件体系结构.


小端格式, 字节为最小单位, 不要求更大对齐.

8位: 字节; 16位: 字; 32位: 双字.

20条地址线: 1MB; 实模式下16位: 64KB.

① 寄存器

1) 控制寄存器




2) 段寄存器: 存储基址: 2^{20-16} 的倍数.

需将其中的地址 $\times 16$ + 相应偏移量(6位) → 物理地址.

CS 代码段	CS → ZP
DS 数据段	DS → BX, SI, DI, [I]
SS 堆栈段	SS → SP, BP
ES 附加段	ES → DI
FS 数据段	
GS 数据段	

3) 指令指针寄存器 IP. 不可直接修改.



4) 通用数据寄存器 32.

a. 累加寄存器 AX.

算术逻辑运算; IN, OUT 中存数据.

b. 基址寄存器 BX

作基址指针

c. 计数器寄存器 CX

LOOP 前, 串处理指令中, 自动减计数.

d. 数据寄存器 DX.

乘除, AX 低16/商, DX 高16/余数; $DX \leftrightarrow [DX] \text{ Mem} / 2^16$

e. 指针寄存器

SP: 栈顶偏移量.

BP: 栈中数据区基址的偏移量.

f. 变址寄存器.

SI: 源操作数偏移量.

DI: 目的操作数偏移量.

5) 标志寄存器 16

状态标志位: CF (非0 neg 和乘除超8/16时)

PF 奇偶 (低8位两个1), AF (低4位进位), ZF,

SF (最高位), OF (同加得反, 乘除超8/16时).

控制标志位 3

② 物理地址与逻辑地址.

逻辑地址 (有效地址 EA): 段基址: 偏移量.

物理地址: 段基址 $\times 16$ + 偏移量

I/O地址: 独立于内存, 16位 64KB, IN, OUT 端口

段基址: 操作系统将请求从内存调入内存时设置.

中断向量表: 00000-003FF, 32位 指向指向中断服务程序入口.

③ 堆栈 16 64KB, 栈底高位地址 (SS), SP ± 2 (or 4) (POP/PUSH)

编号:

班级:

姓名:

第 9 页

2. 常用指令的寻址方式

① 立即寻址

② 寄存器寻址

③ 存储器寻址

1) 直接存储器寻址: $DS:[EA]$.

2) 寄存器间接寻址: $DS:[SI/DI/BX], SS:[BP]$

3) 基址寻址: $DS:[BX+偏移], SS:[BP+偏移]$.

4) 变址寻址: $DS:[SI/DI+偏移], SS:$

5) 基址加变址寻址: $DS:[BX+SI/DI+偏移], SS:[BP+...]$.

6) 段超越前缀: eg $mov AX, ES:[3000H]$.

③ and/or/xor/not

④ 移位指令: op 目标, 计数(CL).

SHL: shift left SHR: shift right

SAL: shift arithmetic left (同SHL)

SAR: shift arithmetic right (符号扩展).

ROL: rotate left ROR: rotate right

RCL: rotate with carry left (进位入低位)

RCR: rotate with carry right (进位入高位).

⑤ Test 改变ZF.

CMP 目标-源: 影响所有标志位.

JMP

JA JAE JB JBE JG JGE JL JLE

JNB JNC JNO JWP JVS

JCXZ: CX.

条件转移可转范围: $-128 \sim +127$ B.

⑥ LOOP 前CX-1, 减到0跳出.

3. 常用指令的功能: 与机器指令对应. CPU

① 数据传送

1) mov.

目标不为立即数, CS, 为段寄存器时源不为标数;

目标源不同时为内存, 类型须匹配.

2) push/pop.

不以CS为目标.

3) xchg.

目标、源不同时为内存.

② 算术运算.

1) add/sub.

影响所有标志位.

2) inc/dec

不影响CF.

3) mul/div/idiv

操作数(乘数、除数)不为立即数, 溢出产生0型中断

4. 常用指令的功能: 不与机器指令对应. 汇编器

① DB: byte; DW: word; DD: dword.

符号地址 DB/DW/DD 初值表.

② DUP.

重复次数 DUP(重复参数表).

③ PTR.

byte/word/dword ... PTR 符号地址.

④ \$

到段基址的距离(byte);

在指令中, 表示本条指令的地址.

编号:

班级:

姓名:

第 10 页

⑤ 段定义:

段名 segment

...

段名 ends

⑥ 段定位, 定义的名变量有相应段的基址.

assume 段寄存器: 段名, ...

⑦ 程序结束.

end 程序的首指令(非伪指令)地址(start)

⑧ 过程定义

过程名 proc near/far; push IP/CS, IP.

ret (n); n为返回距离, 缺省2.

过程名 endp.

5. 汇编语言程序设计的基本方法.

① 分支: 单分支/双分支.

循环: do-while / while-do.

② 过程调用

近程: call 过程名. (push IP)

远程: call far ptr 过程名 (push CS, IP).

ret: sp ← sp + 2

ret n: sp ← sp + n + 2

参数传递: 通过寄存器、内存、栈.

调用者维护栈平衡: call前 push call后 pop.

被调用者维护栈平衡: call前 push子程序中ret n

6. 常用DOS及BIOS功能的作用办法.

操作系统以中断服务程序的形式

为汇编程序提供系统服务: int 0x25

eg DOS: mov AH, 功能号

入口参数设置.

int 21H

出口参数分析.

计算机输入输出系统.

十一. 输入输出系统

1. I/O设备与接口

I/O设备: 机械部分, 电子部分(设备控制器作桥梁)

设备控制器: 实现设备与主机通过系统总线通信.

接口寄存器: ↔ 数据总线.

控制寄存器: 存外设的控制字/命令字.

状态寄存器: 存外设的状态字.

数据寄存器.

2. I/O端口的编址方式

① I/O独立编址

每个接口寄存器一个I/O地址, 独立于内存地址.

eg: X86.

接口寄存器选择 ↔ 地址总线.

② 内存映射编址.

I/O端与内存统一编址.

优点: 访存指令可访外设; 操作系统避免将

外设地址映射到虚拟地址空间.

缺点: 程序查询方式会Cache I/O状态; 单总线影响性能

解决: 硬件防冲突被Cache, 主机-系统-I/O三级总线

3. I/O端口地址译码技术

- 高位地址线与控制信号: 寻址接口控制器.
- 低位地址线: 寻址片内寄存器.
- 固定式译码: eg 74LS138
- 译码式译码: eg DP+比较器+74LS138.
- 即插即用 IOP: 自动为外设分配不同的中断和 I/O地址.

电源线-地线.
 控制总线: 总线主控(主设备) \rightarrow 从控(从设备).
 双向/单向; 三态/非三态.
 地址总线: 译码选中外设.
 单向; 三态.
 数据总线: 数据、控制字、命令字、状态字.
 双向; 三态.

4. I/O端口的读写控制

输入缓冲: 三态门; 输出锁存: 锁存器.

5. I/O数据的传送方式: 外设 \leftrightarrow 内存

① 程序控制方式 PIO

- 无条件传送: 无状态寄存器
- 程序查询方式传送: CPU不断查状态寄存器.

② 中断传送方式 \rightarrow 反应时间长而不定的外设.

CPU执行完指令检查是否有中断请求; 外设向CPU请求中断.

③ 直接存储器访问 DMA \rightarrow 快速外设大批数据.

CPU在一个总线周期结束后响应DMAC请求; 外设向DMAC请求传送 \Rightarrow

总线性能指标:
 总线宽度: 数据总线根数. /位.
 寻址能力: $2^{\text{地址总线根数}}$.
 总线带宽(传输率): $Q = \text{寻址能力} \times \text{周期数} \times \text{总线时钟周期}$.
 负载能力: 可接设备数.
 正常传送: 地址 \rightarrow 数据 \rightarrow 地址 \rightarrow ...
 突发传送: 前地址 \rightarrow 连续数据.
 总线仲裁: 总线控制器决定主设备.
 优先级/公平策略.

同步总线: read, addr $\xrightarrow{\text{clk}}$ data $\xrightarrow{\text{clk}}$ end
 异步总线: read, addr \rightarrow 握手 \rightarrow data, 从握手
 \rightarrow 撤消握手 \rightarrow 撤消从握手.
 半同步总线: read, addr $\xrightarrow{\text{clk}}$
 { data $\xrightarrow{\text{clk}}$ end
 wait

十二. 总线技术.

1. 概述

总线: 设备(部件)与设备(部件)间传送数据的一根公用信号线. 公用性.

十三. 中断技术.

1. 中断的基本概念.
 中断 interrupt: 外部中断、硬件中断, 异步, 非屏蔽, 可禁止.
 异常 exception: 软件中断, 异常, 同步, 可重陷, 非禁止.
 eg. 内存访问错误, 除0, 系统服务调用, 缺页...

(科目:) 数 学 作 业 纸

编号:

班级:

姓名:

第 12 页

中断: 随机, 与执行程序无关, 可当中断源请求。
 时序: 安排, 管时序控制, 单字程序调用。
 中断: 每指令执行后响应, 改CPU现场, 软~式I/O, 开始。
 DMA: 每总线周期后响应, 不改CPU现场, 硬~式I/O, 结束。
 十五. 串行接口与定时计数技术。
 1. 软件定时: 延时子程序, 占CPU时间。
 2. 硬件定时: 定时计数器, 不占CPU时间。
 可编程定时计数器 8253: 无状态寄存器。

中断 → 获得中断服务程序ISP入口。
 中断向量表: 每个中断有一个中断服务程序。
 中断原因(信息)寄存器: 通用中断服务程序。
 → 保护CS, IP, FLAGS... ⇐ 中断按优先级嵌套。

CLK: in 时钟/外部事件 $i=0\sim 2$
 GATE: in 计数器是否工作。
 OUT: out 减至0时输出规定信号。
 A7~A0: in 4~43H, A1A0选寄存器 ← α bus
 初值寄存器 CR: 写控制字 → 写初值 $N = \frac{f_{clk}}{f_{out}}$ } 可先
 输出锁存器 OL: 写控制字(锁存) → 读计数值 } 低后高
 D7~D0: ⇔ data bus.
 方式2: 分频器: 计数到1 } 自动从CR新号
 方式3: 分频器: 计数到[L-1]. } 原初值.

十四. DMA技术.

1. DMA技术概述.

① 第三方DMA (标准DMA).
 地址寄存器: CPU 数据总线 → 写初值 ++.
 数据数量计数器: CPU 数据总线 → 写初值 --.
 数据缓冲寄存器
 控制/状态寄存器
 中断机构: 传完后向CPU发中断请求。

1) 传送前预处理(CPU): 软.
 2) 数据传送(DMAC): 硬.
 a. 外设 \xrightarrow{DREQ} DMAC \xrightarrow{HRQ} CPU \xleftrightarrow{bus} 内存. HRQ.
 b. 外设 \xleftarrow{PACK} DMAC \xrightarrow{HLDA} CPU HLDA, HRQ
 ⇕ bus (DMAC成为主设备).
 内存.
 c. 外设 $\xleftrightarrow{IOR/IOW}$ DMAC $\xleftrightarrow{MEMR/MEMW}$ 内存. HLDA, HRQ
 (循环, 传数).
 d. 外设 \xleftrightarrow{EOP} DMAC $\xrightarrow{中断}$ CPU.

3) 传送后处理(CPU): 软.
 ② 第一方DMA (总线主控): 外路上有DMA电路.

2. 串行通信基础.

外设 ↔ 接口电路: 串/并行
 CPU ↔ 接口电路: 并行.
 波特率: 每秒传送的二进制位数 · bps.
 波特率因子: 接收/发送时钟频率 / 波特率 > 1.
 单工 →, 全双工 ⇔, 半双工 → ←.
 数据通讯设备 DCE: 传输信号 of Modem.
 数据终端设备 DTE: 接收, 发送 of 8250.
 异步通信: 一位一位传输: 帧-空闲位...
 同步通信: 一位一组传输: 同步字符-数据块-
 同步快于异步.

十六. 并行接口与模拟量 I/O.

1. 并行接口概述.

优点: 快, 对CPU无串并转换, 协议简单.

缺点: 时钟偏移, 串扰, 直流偏置.

输入接口: 片选 & 读有效. eg 74LS 244

输出接口: 片选 & 写有效. eg 74LS 373.

2. DAC0832

双缓冲方式: 两个寄存器各选一次: $\overline{CS} \rightarrow \overline{XFER}$. (第一次AL中为待转换数字, 第二次AL中的值无意义)

单缓冲方式: 只选一次: $\overline{XFER} = \overline{WR2} = 0; \overline{CS}$.

数据输入寄存器

$\overline{LE} = 1, \overline{CS} = \overline{WR1} = 0$: 直通 $LE1 = 1$

$\overline{WR1} = 1$, 锁存. $LE1 = 0$.

DAC寄存器.

$\overline{XFER} = \overline{WR2} = 0$: 直通 $LE2 = 1$

$\overline{WR2} = 1$, 锁存, $LE2 = 0$.

3. ADC0809

通道选择 (通道选择端接地址码低三位).

MOV DX, 220H+n ; n=0~7

OUT DX, AL ; AL值无关.

读取转换后的数字.

MOV DX, 220H ; 选中ADC, 任一路皆可.

IN AL, DX.

EOC: 转换结束信号, 高有效

接中断请求引脚, AD完成引发中断信号.

接DB, CPU查询三态数据缓冲器知AD是否完成.